Verilog HDL

Verilog Hardware Description/Design Language...Not Programming Language...

-- 目录[0] --

-- 文章[7] --

• Verilog HDL的发展历史
• 用Verilog设计通用二进制encoder
• 7段数码管的Verilog模型
• 用Verilog设计Memory Decoder
• 如何用Verilog设计Decoder
• Verilog中的case equality表达式
• 哪里有Verilog编译仿真软件？

CS笔记 Since 2021.9
Powered by Python & Markdown